

PATENT ABSTRACTS OF JAPAN

(11) Publication number : 61-073416
(43) Date of publication of application : 15. 04. 1986

(51) Int. Cl. H03J 7/02
H04B 7/005



(21) Application number : 59-196351 (71) Applicant : NEC CORP
(22) Date of filing : 19. 09. 1984 (72) Inventor : YOSHIHARA KATSUSHI
YANO KAZUO

(54) AUTOMATIC FREQUENCY/GAIN CONTROL CIRCUIT

(57) Abstract:

PURPOSE: To hold more stable operation than an ordinary way by setting up the gain of a voltage controlling variable gain amplifier to a proper value, setting up an optional sweeping mode by a frequency sweeper and then directly detecting the disconnection of a receiving reference signal from a signal in the formation process when the receiving reference signal is not transmitted.

CONSTITUTION: When a receiving reference signal is not transmitted, the gain of the voltage controlling variable gain amplifier 3 can be set up to an optional value by an initial value data accumulator 106. If the receiving reference signal is disconnected, the outputs of digital low-pass filters 104, 203 become values based upon a voltage held by the final clock pulse close to the detecting point of the disconnection of the receiving reference signal. A digital sweeper 205 sweeps the frequency of a voltage control oscillator 16 until the receiving reference signal appears in the band of a band-pass filter 5 and its sweeping mode can be set up to an optional mode.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's

[decision of rejection]
[Kind of final disposal of
application other than the
examiner's decision of rejection
or application converted
registration]

[Date of final disposal for
application]

[Patent number]

[Date of registration]

[Number of appeal against
examiner's decision of rejection]

[Date of requesting appeal against
examiner's decision of rejection]

[Date of extinction of right]

Copyright (C) ; 1998, 2003 Japan Patent Office

⑪ 公開特許公報 (A) 昭61-73416

⑫ Int.CI.

H 03 J 7/02
H 04 B 7/005

識別記号

庁内整理番号

7117-5K
6745-5K

⑬ 公開 昭和61年(1986)4月15日

審査請求 有 発明の数 1 (全6頁)

⑭ 発明の名称 自動周波数制御・自動利得制御回路

⑮ 特願 昭59-196351

⑯ 出願 昭59(1984)9月19日

⑰ 発明者 吉原 勝志 東京都港区芝5丁目33番1号 日本電気株式会社内
 ⑱ 発明者 矢野 一男 東京都港区芝5丁目33番1号 日本電気株式会社内
 ⑲ 出願人 日本電気株式会社 東京都港区芝5丁目33番1号
 ⑳ 代理人 弁理士 八幡 義博

明細書

1. 発明の名称

自動周波数制御・自動利得制御回路

2. 特許請求の範囲

受信基準信号が含まれている受信信号をAFCミキサにて周波数変換し、該周波数変換された信号を電圧制御可変利得増幅器で増幅し、該増幅された信号を前記受信基準信号のみを通過させる帯域通過ろ波器を経由させて検出し、該検出信号を2分岐し、その一方を入力信号として受けこれを処理して得られた利得制御電圧により前記電圧制御可変利得増幅器の出力レベルが一定になるよう利得を制御する自動利得制御回路と、前記2分岐した他の一方の信号をAFC用位相検出器で局部基準発振器からの信号と位相比較を行い、該位相比較信号を処理して得られた周波数制御電圧によりAFCミキサへ周波数変換用の信号を供給している電圧制御発振器の発振周波数を周波数変換後の周波数が所定の周波数になるよう制御する自動周波数制

御回路と、前記電圧制御発振器の発振周波数を所定のモードで掃引させる掃引回路と、前記帯域通過ろ波器の出力に受信基準信号が現れていない場合には前記掃引回路の出力信号により電圧制御発振器^を動作させ受信基準信号が前記帯域通過ろ波器の出力に現れた時には自動周波数制御回路による動作に切替える切換回路と、基準信号が断とされた時に可変利得増幅器への利得制御電圧を一時保持する保持回路と、電圧制御発振器への周波数制御電圧を一時保持する保持回路とを有する自動周波数制御及び自動利得制御回路において、受信基準信号が送られて来ていない場合における可変利得増幅器への利得制御電圧を適切な値に設定できる手段と、基準信号が受信された時には自動利得制御動作に切替える手段と、前記掃引回路の周波数掃引モードを任意に設定できる手段と、前記利得制御電圧の生成過程及び周波数制御電圧の生成過程において各生成過程の信号をサンプリングパルスでサンプルホールドする手段と、基準信号が断

となつた場合に前記生成過程の信号の変化を検出して、該検出信号に基づき前記サンプリングパルスの送出を停止させることにより利得制御電圧および周波数制御電圧を前記生成過程信号の変化時点直前のサンプリングパルスにより保持された信号に基づく値に保持する手段を有することを特徴とする自動周波数制御・自動利得制御回路。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、衛星通信地球局受信装置等に用いられる自動周波数制御及び自動利得制御回路の改良に関するものである。

(従来の技術)

衛星通信地球局の受信装置には自動周波数制御(AFC)及び自動利得制御(AGC)回路(以下AFC/AGC回路と記す)が設けられており送られてくる受信基準信号(バイロット信号ともいう)にAFC及びAGCをかけて周波数偏差とレベル変動の補償された信号を復調部

える働きをしている。一方、制御器17は、一旦受信基準信号検出器11が受信基準信号を検出した後、受信基準信号が断になつた時、ある時間、電圧保持器14及び同15を制御して以前の値を保持させる働きをする。

また、電圧保持器14の出力は、電圧制御発振器16に入りAFC用局部周波数を決定する。
(発明が解決しようとする問題点)

しかし、従来の回路では、帯域通過ろ波器5の帯域内に受信基準信号が送られて来ていない時は、電圧制御可変利得増幅器3の利得が最大となつておらず、この状態で、帯域通過ろ波器5の出力に受信基準信号が現われた瞬間は、AFC系に最大レベルが供給されるため受信基準信号検出器11の誤動作が起り得る。

また、一方、受信基準信号検出器11で検出していった受信基準信号が断となつた時、受信基準信号検出器11が断を検出して制御器17を働かすまでに、AGC用制御器7の検波速度が受信基準信号検出器11に比べて速いため電圧

へ送る方式がとられているが、従来は、これらのAFC及びAGCの各制御回路がアナログ制御器で構成されていた。

第4回に従来のAFC/AGC回路の1構成例を示す。

受信基準信号を含む受信信号1はAFC用ミキサ2で周波数変換され、次いで電圧制御可変利得増幅器3により増幅された後分配器4で2分岐され、1つの分岐出力は復調部へ送られる。もう一方の分岐出力は、帯域通過ろ波器5に入り、ここで受信基準信号だけが取り出され分配器6によりAGC用制御器7とAFC用位相検出器9へ入力される。AFC用位相検出器9では、局部基準発振器8の基準波と位相比較が行われ、この出力は、AFC用制御器10と受信基準信号検出器11へ送られる。受信基準信号検出器11は、帯域通過ろ波器5の帯域内に受信基準信号が現われたかどうかを判断し、現われた時は制御器17を通して、切換器13により掃引器12からAFC用制御器10へ切り換

制御可変利得増幅器3の利得が断以前の値より変化する現象が起きる。また、電圧保持器14及び同15の各保持時間もアナログ制御であるため限界がある。更に、掃引器12もアナログ制御であるため、任意の掃引を行なうのは難しいという問題点がある。

(問題点を解決するための手段)

本発明は、デジタル技術を用いて上記欠点を克服したAFC/AGC回路を提供しようとするものである。

本発明は上記の目的を達成するために次の構成を有する。即ち、受信基準信号が含まれている受信信号AFCミキサにて周波数変換し、該周波数変換された信号を電圧制御可変利得増幅器で増幅し、該増幅された信号を前記受信基準信号のみを通過させる帯域通過ろ波器を経由させて検出し、該検出信号を2分岐し、その一方を入力信号として受け、これを処理して得られた利得制御電圧により前記電圧制御可変利得増幅器の出力レベルが一定になるように利得を制御

する自動利得制御回路と、前記2分岐した他の一万の信号をAFC用位相検出器で局部基準発振器からの信号と位相比較を行い、該位相比較信号を処理して得られた周波数制御電圧によりAFCミキサへ周波数変換用の信号を供給している電圧制御発振器の発振周波数を周波数変換後の周波数が所定の周波数になるように制御する自動周波数制御回路と、前記電圧制御発振器の発振周波数を所定のモードで掃引させる掃引回路と、前記帯域通過ろ波器の出力に受信基準信号が現れていない場合には前記掃引回路の出力信号により電圧制御発振器を動作させ受信基準信号が前記帯域通過ろ波器の出力に現れた時には自動周波数制御回路による動作に切替える(電圧制御)切換回路と、基準信号が断となつた時に可変利得増幅器への利得制御電圧を一時保持する保持回路と、電圧制御発振器への周波数制御電圧を一時保持する保持回路とを有する自動周波数制御及び自動利得制御回路において、受信基準信号が送られて来ていない場合における可変利得

力は、デジタルAFC制御器18に入り、その出力は、電圧制御発振器16を制御する。一方、分配器6の出力は、デジタルAGC制御器19に入り、その出力は、電圧制御可変利得増幅器3の利得を制御する。受信基準信号検出器11'はAFC用位相検出器9のもう一万の出力信号を受けて、受信基準信号が現われたことを検出し、その検出信号をデジタル制御器20へ送出する。

デジタル制御器20はデジタルAFC制御器18及びデジタルAGC制御器19を作動させるためのサンプリングクロック21及び同23を発生し送出すると共に、受信基準信号が現われた時にデジタルAFC制御器18及びデジタルAGC制御器19へデータ切替用信号22及び同24を送出する。

デジタルAGC制御器19内部の詳細を第2図に、デジタルAFC制御器18内部の詳細を第3図に示す。

第1図中の分配器6の出力は、第2図の検波

増幅器への利得制御電圧を適切な値に設定できる手段と、基準信号が受信された時には自動利得制御動作に切換える手段と、前記掃引回路の周波数掃引モードを任意に設定できる手段と、前記利得制御電圧の生成過程及び周波数制御電圧の生成過程において各生成過程の信号をサンプリングパルスでサンプルホールドする手段と基準信号が断となつた場合に前記生成過程の信号の変化を検出して、該検出信号に基づき前記サンプリングパルスの送出を停止させることにより利得制御電圧および周波数制御電圧を前記生成過程信号の変化時点直前のサンプリングパルスにより保持された信号に基づく値に保持する手段を有する自動周波数制御・自動利得制御回路である。

(実施例)

第1図は本発明の実施例の構成を示すブロック図である。図中、番号2、3、4、5、6、8、9は第4図の場合と同じである。

第1図において、AFC用位相検出器9の出

器101に入力される。検波器101の出力は次の低域通過ろ波器102を通りアノログ・デジタル変換器103によりデジタル信号に変換される。このデジタル信号は、次のデジタル低域通過ろ波器104を通り、データ選択器105を経て、デジタル・アノログ変換器107へ入力される。デジタル・アノログ変換器107でアノログに変換された電圧は第1図中の電圧制御可変利得増幅器3に供給される。また、106は、受信基準信号が第1図中の帯域通過ろ波器5の帯域内に現われていない時、電圧制御可変利得増幅器3の利得を任意の値に設定するための初期値データ蓄積器である。デジタル低域通過ろ波器104、データ選択器105は、デジタル制御器20からのサンプリングクロック23及びデータ切換信号24により制御されている。即ち、データ選択器105は、データ切換用信号24により、帯域通過ろ波器5の帯域内に受信基準信号が現われていない時は初期値データ蓄積器106から

の信号を選択し、受信基準信号が現われた時にはデジタル低域通過ろ波器104からの信号を選択してデジタル・アナログ変換器107へ送出する。従つて、受信基準信号がない時の電圧制御可変利得増幅器3の利得は初期値データ蓄積器106により適切な値に設定することができる。

デジタル低域通過ろ波器104に対するサンプリングクロック23の作用は、一定周期のサンプリングクロックパルスが継続している間はサンプリング動作を継続し、サンプリングクロックパルスが停止すると、停止直前のサンプリングクロックパルス即ち最後のサンプリングクロックパルスでサンプリングした値が以後、保持されるようになつてゐる。

一方アナログ・デジタル変換器103の出力はデジタル低域通過ろ波器104に供給される他、受信基準信号が断となつた時の出力の変化を検出するため受信基準信号断検出用信号25としてデジタル制御器20へ送られる。

た電圧は第1図中の電圧制御発振器16の発振周波数を制御する。

また、デジタル掃引器205は受信基準信号が第1図中の帯域通過ろ波器5の帯域内に現われるまで、電圧制御発振器16の周波数を掃引するためのデジタル掃引器でありその掃引モードは任意のモードに設計することができる。デジタル低域通過ろ波器203及びデータ選択器204は、デジタル制御器20からのサンプリングクロック21及びデータ切換用信号22により制御されている。

即ち、データ選択器204は、データ切換用信号22により、帯域通過ろ波器5の帯域内に受信基準信号が現われていない時は、デジタル掃引器205からの信号を選択し、受信基準信号が現われた時にはデジタル低域通過ろ波器203からの信号を選択してデジタル・アナログ変換器206へ送出する。従つて、受信基準信号がない時には電圧制御発振器16は任意に設定された最適モードで周波数掃引するこ

デジタル制御器20においてアナログ・デジタル変換器の出力の変化を検出し、その変化が受信基準信号の断による変化であると判断した場合には、デジタルAGC制御器19へ供給しているサンプリングクロック23とデジタルAFC制御器へ供給しているサンプリングクロック21を停止させる。従つて、受信基準信号が断となつた時は、第2図のデジタル低域通過ろ波器104及び第3図のデジタル低域通過ろ波器203の出力は受信基準信号の断が検出された時点に近い最後のクロックパルスによつて保持された電圧に基づいた値となる。

一方、第1図中のAFC用位相検出器9の出力は、第3図の低域通過ろ波器201を通つて次のアナログ・デジタル変換器202によりデジタル信号に変換される。このデジタル信号は次のデジタル低域通過ろ波器203とデータ選択器204を通つて、デジタル・アナログ変換器206に入力される。デジタル・アナログ変換器206でアナログに変換され

とができる。

また、受信基準信号が断となつた時には、デジタル制御器20からのサンプリングクロック21が停止するのでデジタル低域通過ろ波器203の出力はデジタル低域通過ろ波器104におけると同様に、受信基準信号の断が検出された時点に近い最後のクロックパルスによつて保持された電圧に基づいた値となる。

なお、受信基準信号が断となつた場合の検出は、本実施例においては、デジタルAGC制御器19のアナログ・デジタル変換器103の出力信号から検出しているが、これはデジタルAFC制御器18のアナログ・デジタル変換器202の出力或いは両者の出力から検出してもよい。

(発明の効果)

以上説明したように、本発明においては、第1に、受信基準信号が送られて来ていない場合或いは電圧制御発振器の周波数が大きく偏移しているために帯域通過ろ波器の出力に受信基準

信号が現われていない場合には電圧制御可変利得増幅器の利得は初期値データ蓄積器の設定値に基づいて適切な値に設定されているので、従来技術におけるように、利得が最大になつていることによつて受信基準信号検出器が誤検出を起すという問題は起らぬといつて利点がある。第2に、電圧制御発振器の周波数掃引手段として任意の掃引モードを設定できるデジタル掃引器を用いているので従来のアナログ技術におけるような鋸歯状波状の周波数掃引に較べてより効果的な掃引を行うことができるといつて利点がある。第3に、受信基準信号が断となつた場合の検出を、利得制御電圧或いは周波数制御電圧のデジタル処理における生成過程の信号から直接検出しているので、従来のアナログ型の受信基準信号検出器に較べて検出遅れ時間を大幅に短縮でき、受信基準信号が断となつた時にできるだけその時の状態で保持しようとする周波数制御電圧や利得制御電圧が検出遅れのためかけ離れた電圧となつてしまふことを防ぐこと

ができるといつて利点がある。

第4に、受信基準信号が断となつた時の周波数制御電圧や利得制御電圧の保持はこれら各電圧のデジタル的生成過程におけるサンプリングクロックを停止することにより停止直前のサンプリングクロックによるサンプル値が保持される回路で行われているので従来のアナログ回路における保持時間よりも長く、受信基準信号のより長時間の断に対しても安定な動作を維持することができるといつて利点がある。

以上のように、本発明を適用したAFC/A GC回路においては、受信基準信号が現われていない状態から、現われた時、またそれが一時的に断となつた場合等、衛星通信に於いて起りうる事態に対して従来よりも安定な動作を維持することができるといつて利点がある。

4. 図面の簡単な説明

第1図は本発明の実施例の構成を示すブロック図、第2図はデジタルAGC制御器の詳細を示すブロック図、第3図はデジタルAFC


制御器の詳細を示すブロック図、第4図は従来の自動周波数制御及び自動利得制御回路の構成を示すブロック図である。

1…受信信号、2…AFCミキサ、3…電圧制御可変利得増幅器、4…分配器、5…帯域通過ろ波器、6…分配器、7…AGC用制御器、8…局部基準発振器、9…AFC用位相検出器、10…AFC用制御器、11, 11'…受信基準信号検出器、12…掃引器、13…切換器、14, 15…電圧保持器、16…電圧制御発振器、17…制御器、18…デジタルAFC制御器、19…デジタルAGC制御器、20…デジタル制御器、21…サンプリングクロック(AFC用)、22…データ切換用信号(AFC用)、23…サンプリングクロック(AGC用)、24…データ切換用信号、25…受信基準信号断検出用信号、101…検波器、102…低域通過ろ波器、103…アナログ・デジタル変換器、104…デジタル低


域通過ろ波器、105…データ選択器、106…初期値データ蓄積器、107…デジタル・アナログ変換器、201…低域通過ろ波器、202…アナログ・デジタル変換器、203…デジタル低域通過ろ波器、204…データ選択器、205…デジタル掃引器、206…デジタル・アナログ変換器

代理人 弁理士 八幡義博


第 2 図




第 1 図



第 3 図



第 4 図



手続補正書（自発）

昭和 60 年 12 月 6 日

特許庁長官 聞

- 事件の表示 昭和 59 年特許第 196351 号
- 発明の名称 自動周波数制御・自動利得制御回路
- 補正をする者 特許出願人
- 事件との関係 住 所 東京都港区芝五丁目 33 番 1 号
氏 名 (423) 日本電気株式会社
代表者 国本忠弘
- 代理人 〒192 電 0426-44-1808
住 所 東京都八王子市横山町 25 番 16 号
氏 名 (8976) 井理士 八幡義博
- 補正命令の日付(発送日) 自発
- 補正の対象 明細書の「発明の詳細な説明」の欄
- 補正の内容
 - (1) 明細書第 14 頁第 9 行～15 行の「なお、…
…してもよい。」を削除する。
 - (2) 明細書第 15 頁第 13 行～14 行の「或いは
周波数制御電圧」を削除する。

審理
部
門
長
官
印

方 式

60.12.7